A Samsung parece ter aumentado a produtividade de suas fábricas de chips com litografia de 3 nanômetros, o que poderia melhorar sua capacidade de distribuição e atrair novos clientes. De acordo com as afirmações do vazador Revegnus publicadas nesta sexta-feira (22), a empresa conseguiu triplicar a taxa de rendimento do novo processo.

Embora seja um marco importante para a empresa, que estava amargando taxas de rendimento de 10% a 20% na produção de wafers com litografia de 3 nanômetros, o aproveitamento do hardware ainda parece estar em desvantagem em relação à TSMC, sua maior rival na indústria de semicondutores que lidera o segmento.

[Exclusive] Samsung's 3nm Yield-related News

Currently, Samsung's 3nm yield, which initially hovered around 10-20%, has recently improved by over threefold.

Of course, this figure remains lower compared to TSMC, which still utilizes FinFET technology.

However, Samsung has high…

— Revegnus (@Tech_Reve) March 22, 2024

“De acordo com fontes bem informadas, a eficiência energética e a área lógica aumentaram entre 20% e 30% em comparação com a tecnologia FinFET de 4 nanômetros”, disse o informante sobre o avanço tecnológico da nova litografia.

As informações indicam que a Samsung pode ter cerca de 60% de rendimento em sua atual litografia de 3 nanômetros. Isso significaria que 6 em cada 10 chips litografados no wafer são suficientemente funcionais e próprios para uso em dispositivos.

Com o aumento na eficiência de produção, a Samsung conseguiria reduzir sua desvantagem tecnologia em relação à TSMC, que começou a fornecer chips para smartphones com litografia de 3 nanômetros em 2023 — especificamente para a Apple.

Apesar das dificuldades, a Samsung teria grandes expectativas para a segunda geração da tecnologia de 3 nanômetros, segundo o vazador. Cabe lembrar que, recentemente, fontes da indústria afirmaram que a empresa deve renomear seus processos e tratará a próxima geração de sua litografia de 3 nanômetros como “2 nanômetros”.

A relação de potência, desempenho e área de chips de 3 nanômetros de segunda geração da Samsung são consideradas “promissoras” por fontes da indústria. Rumores sugerem que essas métricas estão no mesmo nível do processo TSMC N3P, que deve ser lançado em 2024.

Cabe lembrar que o processo de 3 nanômetros da Samsung é marcado pelo uso de uma arquitetura chamada de Gate All Around (GAA) que, segundo a fabricante, permitirá um agrupamento mais denso de transistores nos chips, garantindo mais desempenho e eficiência. A TSMC, por sua vez, segue fabricando chips com a arquitetura FinFET.

A litografia de 3 nanômetros deve se tornar o padrão da indústria para os dispositivos mais poderosos em 2024, e no ano seguinte, a tecnologia deve se tornar mais madura. No mesmo período, as gigantes de fundição devem começar a testar processos de 2 nanômetros para entregar um novo salto de desempenho e eficiência energética.